Ｖｏ１．３５．Ｎｏ．１０ 火力与指挥控制 Ｆｉｒｅ Ｃｏｎｔｒｏｌ＆Ｃｏｍｍａｎｄ Ｃｏｎｔｒｏｌ Ｏｃｔ．２０１０ 第３５卷第１０期 ２０１０年ｌＯ月 文章编号：１００２—０６４０（２０１ｏ）１ｏ—Ｏｌ６３—０３ 基于ＵＳＢ接口的军用总线通信模块的设计与实现 丛伟，于宏坤，刘 安 ７１００３８） （空军工程大学工程学院，西安摘 要：介绍总线通信模块的结构，重点介绍ＥＺ—ＵＳＢ ＦＸ２芯片在ＦＩＦＯ模式下的结构配置、基于ＦＰＧＡ的总线协议模 块的设计，以及总线协议模块中的ＦＩＦＯ与ＵＳＢ通信的结构设计，并就电平转换和电源管理等问题给出了具体解决方案。该 模块具有４个的收发通道，具有传输速度快、携带方便等优点。经仿真测试和实际检测结果表明：该模块不仅满足机载设 备的通信要求，也满足航空应用环境和可靠性要求。 关键词：军用总线，通信模块，ＵＳＢ接口 中图分类号：ＴＰ２６ 文献标识码：Ａ Ｄｅｓｉｇｎ＆Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｍｉｌｉｔａｒｙ Ｂｕｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｍｏｄｕｌｅ ｂａｓｅｄ ｏｎ ＵＳＢ Ｉｎｔｅｒｆａｃｅ Ｃ（）ＮＧ Ｗｅｉ。ＹＵ Ｈｏｎｇ—ｋｕｎ．ＬＩＵ Ａｎ （Ｔｈｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｌｌｅｇｅ ｏｆ Ａｉｒ Ｆｏｒｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｘｉ’ａｎ ７１００３８，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｅ ｓｔｒｕｃｔｕｒｅ ｏｆ ｂｕｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｍｏｄｕｌｅ ｉｓ ｄｉｓｃｕｓｓｅｄ．Ｓｔｒｕｃｔｕｒｅ ｃｏｎｆｉｇｕｒａｔｉｏｎ ｏｆ ｃｈｉｐ ＥＸ— ＵＳＢ ＦＸ２ ｗｏｒｋｉｎｇ ｉｎ ｔｈｅ ＦＩＦＯ ｍｏｄｅ ａｎｄ ｂｕｓ ｐｒｏｔｏｃｏｌ ｍｏｄｕｌｅ ｂａｓｅｄ ｏｎ ＦＰＧＡ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ ｉｎ ｄｅｔａｉｌ．Ｔｈｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｔｒｕｃｔｕｒｅ ｄｅｓｉｇｎ ｂｅｔｗｅｅｎ ＦＩＦＯｓ ｉｎ ｔｈｅ ｂｕｓ ｐｒｏｔｏｃｏｌ ｍｏｄｕｌｅ ａｎｄ ＵＳＢ ｉＳ ａｌｓｏ ｐｒｅｓｅｎｔｅｄ．Ｔｈｅ ｓｕｌｕｔｉｏｎ ｏｆ ｐｒｏｂｌｅｍ ｓｕｃｈ ａｓ ｔｈｅ Ｉｅｖｅｌ ｔｒａｎｓｌａｔｏｒ ａｎｄ ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ ｉｓ ｐｒｏｖｉｄｅｄ．Ｔｈｅ ｍｏｄｕｌｅ ｈａｓ ｓｕｃｈ ｃｈａｒａｃｔｅｒｉｓｔｉｃ ａｓ ｆｏｕｒ ｃｈａｎｎｅｌｓ，ｓｐｅｅｄｉｎｅｓｓ ａｎｄ ｐｏｒｔａｂｌｅ．Ｒｅｓｕｌｔｓ ｓｉｍｕｌａｔｉｏｎ ａｎｄ ａｃｔｕａｌ ｔｅｓｔ ｉｎｄｉｃａｔｅｓ ｔｈａｔ ｔｈｅ ｍｏｄｕｌｅ ｉｓ ｎｏｔ ｏｎｌｙ ｆｕｌｆｉｌｌ ｔｈｅ ｒｅｑｕｅｓｔ ｏｆ ｃｏｍｍｕｎｉｃａｔｉｏｎ ａｍｏｎｇ ｄｅｖｉｃｅｓ ｏｎ ｂｏａｒｄ，ｂｕｔ ａｌｓｏ ｃｏｍｐｌｉａｎｃｅ ｔｏ ａｖｉｏｎｉｃ ａｐｐｌｉｃａｔｉｏｎ ｃｏｎｄｉｔｉｏｎ ａｎｄ ｒｅｌｉａｂｉｌｉｔｙ． Ｋｅｙ ｗｏｒｄｓ：ｍｉｌｉｔａｒｙ ｂｕｓ，ｃｏｍｍｕｎｉｃａｔｉｏｎ ｍｏｄｕｌｅ，ＵＳＢ ｉｎｔｅｒｆａｃｅ 引 言 ＡＲＩＮＣ４２９ｃ１］是一种单向广播式数据总线，传 携带、系统资源占用多、安装困难等缺点。本总线通 信模块采用ＣＹＰＲＥＳＳ公司的ＥＺ ＵＳＢ ＦＸ２芯片 作为接口电路，利用ＦＰＧＡ技术实现ＡＲＩＮＣ４２９协 议，设计并实现了具有４个通道、速度快、配置 方便、易于扩展、支持热插拨的军用总线通信模块， 提高了机载设备数据传输的灵活性和可靠性。 输介质是双屏蔽电缆，信息传送位速率有１００ Ｋｂ／ｓ 和１２．０ Ｋｂ／ｓ￣１４．５ Ｋｂ／ｓ两种。ＡＲＩＮＣ４２９数据传 输采用双极归零码，即调制信号由“高”、“零”和“低” 状态组成。双极归零码的基本信号波形中携带了位 同步信息，位的同步信息由零状态变到“高”或“低” 状态的这一状态变化来识别，字同步以传输周期间 至少４位的时间间隔为基准，紧跟该字间隔后要发 １ 总线通信模块的结构 总线通信模块由４部分构成：①ＵＳＢ接口模 块；②ＡＲＩＮＣ４２９协议模块；③电平转换电路；④电 源管理。硬件结构如下页图１所示，各部分的组成及 配置分述如下。 １．１ ＵＳＢ接口模块 送的第一位起点即为新字的起点。 现有的ＡＲＩＮＣ４２９总线接口模块通过ＰＣＩ、 ＩＳＡ总线接口与ＰＣ机相连，存在传输速度慢、不易 收稿日期：２００９—０６—０５ 修回日期：２００９—０９—１６ ＵＳＢ接口模块采用Ｃｙｐｒｅｓｓ公司的ＥＺ—ＵＳＢ ＦＸ２（简称ＦＸ２）芯片［２］，该芯片集成了ＵＳＢ２．０收 作者简介：丛伟（１９７３一），女，辽宁铁岭人，讲师，硕士， 研究方向：计算机应用技术。 发器、ＳＩＥ（串行接口引擎）和增强的８０５１微控制 器，数据传输率５６ Ｍｂ／ｓ。ＦＸ２与外界器件的通信方 ・１６４・（总第３５－－１７９６） 火力与指挥控制 ２０１０年第１０期 ＵＳＢ ●—＋ ＤＩ￣ＬＵＳ ＦＤ［ｔ５脚 ｝———＿．． ＦＤ【１５ ０ｌ ＴｘＡＩ 数槲 ．’＋ ＤＰＬＵＳ ＡＤＤ即棚 ＡＤＤＲ［７ ｏｌ ＴｘＢｔ ＲｘＡｌ ＦＬ＾ＧＡ ＦＬＡＧＡ ＲｘＢＩ ＦＬＡＧＢ ＦＬＡＯＢ Ｔｘ．Ａ２ ＦＬ＾Ｇｃ ＦＬＡＧＣ ＴｘＢ２ ＦＬＡＧＤ ＦＬＡＧＤ ＲｘＡ２ ＳＬＲＤ ＳＬＲＤ ＲｘＢ２ ＳＬｗＫ ＳＬＷＲ ＳＬＯＥ ＳＬＯＥ ＰＫＴＥＮＤ ＰＫＴＥＮＤ ｎＦｃ Ｒｌ ＨＦ０ＡＤ Ｒｌ ＵＳＢ ＦＩＦＯＡＤ￣ 一 ＦＩＦＯＡＤＲＯ ４２９ 接口 ｆｍ ．． 模块ｃＬＫ０ＩＮＵＴＴＩ ● ４ 图Ｉ基于ＵＳＢ的多通道接口模块结构图 式有两种：从ＦＩＦＯ和ＧＰＩＢ，当ＦＸ２工作在从 ＦＩＦＯ方式下，不需要ＦＸ２内部的ＣＰＵ参与，只需 经过ＦＸ２的内部端点（ＥＰ２、ＥＰ４、ＥＰ６和ＥＰ８） ＦＩＦＯ传输数据，此时，由主控制器给端点提供时 序、握手（ｆｕｌｌ、ｅｍｐｔｙ、ｐｒｏｇｒａｍｍａｂｌｅ—ｌｅｖｅ１）、读／写 和输出允许等控制信号。本设计中，ＦＸ２主要与 ＡＲＩＮＣ４２９协议模块进行数据通信，所以选择 ＦＰＧＡ作为主控制器，ＦＸ２工作在从ＦＩＦＯ模式， ＵＳＢ接口模块的结构如图２所示。 图２ ＵＳＢ接口模块工作在从ＦＩＦＯ模式下的结构图 在图２中，片选信号ＳＬＣＳ决定ＦＸ２的工作模 式，该信号与ＦＩ ＡＧＤ复用，经过ＰＯＲＴ Ｉ／Ｏ配置 寄存器Ｐ０ＲＴＡＣＦＧ．６位使能。ＦＸ２工作时钟可选 择内部时钟（３０ Ｍ或４８ Ｍ）、外部时钟（５ Ｍ～４８ Ｍ），时钟选择通过寄存器ＩＦＣ０ＮＦＩＧ的不同位实 现，本设计选择４８ Ｍ内部时钟。ＦＸ２与主控制器通 过数据引脚ＦＤＥ１５：ｏ］进行通信，通信数据宽度１６ 位。与主控制器交互的其他信号包括： （１）ＦＩＦＯ标志引脚（ＦＬＡＧＡ，ＦＩ ＡＧＢ， ＦＬＡＧＣ和ＦＬＡＧＤ）：ＦＸ２内部有４个２５６Ｂ的 ＦＩＦＯ，用ＦＬＡＧＡ，ＦＬＡＧＢ，ＦＬＡＧＣ和ＦＬＡＧＤ 报告ＦＩＦＯ状态，如：ＦＩＦＯ满（ＦＦ）和ＦＩＦＯ空 （ＥＦ）。 （２）读写控制引脚（ＳＬＯＥ，ＳＬＲＤ，ＳＬＷＲ， ＰＫＴＥＮＤ）：输出使能ＳＬ０Ｅ，读ＳＩ ＲＤ，写ＳＬＷＲ， 外部主控制器激活ＰＫＴＥＮＤ引脚，向ＵＳＢ提交输 人数据包 （３）地址选择引脚ＦＩＦＯＡＤＲ［１：０］：当 ＦＩＦＯＡＤＲ［１：０］一００、０１、１０、１１时分别表示ＥＰ２、 ＥＰ４、ＥＰ６和ＥＰ８中的对应ＦＩＦＯ与ＦＤ总线连接。 １．２ ＡＲＩＮＣ４２９协议模块 该协议模块基于ＦＰＧＡ技术实现，配置器件选 用ＥＰＣＳ１，存储容量为１ＭＢ。在协议模块内部，有２ 发２收共４个通道，用于数据传输。４个通道的工作 模式、工作过程设置和控制。ＡＲＩＮＣ４２９协议 模块的结构［３］如图３所示。 ，Ｉ’ｘＩ ｌ ＴｄＤ１ Ｒ ｌ Ｒｘｌ￣ｌ 伽２ １０２ ＲＫＨｉ２ ＲｘＩ￣２ 图３ ＡＲＩＮＣ４２９协议模块结构图 ①发送通道：将ＣＰＵ的数字信号按照 ＡＮＲＩＣ４２９总线的数据格式输出，发送通道结构图 如图４所示。 （２１ｋ Ａｄｄｒ Ⅵｒｅｎ】 校验ｌ 鋈ｌ Ｉｌ 藿 Ｄｉｎ ＣＰＵ Ｒｅｎ 接口逻辑 控制逻辑 Ｄｏｕｔ 匦圈 Ｗａｉｔ ｌｎｔＲｘ 围４发送通道结构图 发送通道从ＣＰＵ接口逻辑取３Ｚ位数据写入 ＦＩＦＯ，控制逻辑实时判断ＦＩＦＯ状态，如ＦＩＦＯ不为 空，控制逻辑置取数据信号有效，并把从ＦＩＦＯ中取 出的数据与奇偶校验方式合成后送入移位寄存器， 完成并行数据到串行数据的转换，通过波形产生逻 辑合成ＡＲＩＮＣ４２９数据格式后输出串行信号 ＴｘＨｉ、ＴｘＬｏ。控制寄存器的位宽８位，其中，Ｄ８：Ｄ７ 组合选择速率：ＯＯ～１２．５ Ｋｂｓ，０１：１００ Ｋｂｓ，ＤＯ位 表示奇偶校验位，其他位保留。状态寄存器的位宽也 为８位，分别用Ｄ８和Ｄ７表示ＦＩＦＯ“空”和“满”的 状态信息。 ②接收通道：从外部设备接收ＡＲＩＮＣ４２９总线 数据送人ＣＰＵ，接收通道结构如下页图５所示。 接收通道首先通过数据接收和时钟恢复逻辑判 断是否开始接收数据并取得数据时钟信号，然后经 过移位寄存器获得３２位并行数据，根据控制寄存器 内容进行标志比较和奇偶校验比较，正确的数据写 丛伟，等：基于ｇＳＢ接口的军用总线通信模块的设计与实现 （总第３５－－１７９７） ・１６５・ ＲｘＨｉ——．——．．．．．．．—— 挥 竖 移位寄存器 串行转并行 控制逻辑 ｔ１ｊｋ ［笪阳 Ａｄｄｒ 匪 圈 蓑 毖Ｈ Ｗｅｎ１ 匿 豳 Ｄｉｎ ＣＰＵ 匿垂Ｉ亘 Ｒｅｎ 接口逻辑 Ｄｏｕｔ Ｗａｉｔ ＩｎｔＲｘ 图５接收通道结构图 人ＦＩＦＯ，修改状态寄存器的值，并通知ＣＰＵ接口 逻辑已经正确接收数据，等待ＣＰＵ接口逻辑读取 ＦＩＦＯ。其中，控制寄存器和状态寄存器的设置与发 送通道相同。 ③ＣＰＵ接口逻辑：ＣＰＵ接口逻辑中的８个信 号负责接收ＣＰＵ或其他设备的控制、标志和数据 信息，控制４个通道工作；将各个通道的状态信息和 数据传给ＣＰＵ或其他设备。ＣＰＵ接口信号包括：蔫～ （１）时钟信号Ｃｌｋ：来自ＵＳＢ接口模块， ４８ ＭＨｚ： （２）控制信号Ｒｅｎ、Ｗｅｎ、Ｗａｉｔ、Ｉｎｔ：用于控制 ＣＰＵ读、写允许、等待、正在传输数据； （３）地址／数据信号Ａｄｄｒ、Ｄｉｎ、Ｄｏｕｔ：８位地址 信号，位宽是８位选数据输入输出信号。 １．３电平转换模块 由于ＡＲＩＮｃ４２９协议模块的信号输出ＴＴＩ可 电 平，而ＡＲＩＮＣ４２９标准中规定采用双极归零码，所 以需要电平转换电路。电平转换采用ＨＯＩ Ｔ公司专 用电平转换器件ＨＩ一８５８５和ＨＩ一８５８８，ＨＩ一８５８５完 成ＴＴＬ电平向双极归零码的转换，ＨＩ一８５８８完成双 极归零码向ＴＴＩ 电平的转换，以单通道为例，电平 转换电路如图６所示。 １Ｕ２ 图６单通道电平转换电路 １．４电源管理 本设计中要用到＋５ Ｖ、＋３．３ Ｖ、＋１．５ Ｖ、＋ １５ Ｖ、一１５ Ｖ电压，当采用ｕｓＢ＋５ Ｖ电压供电，要 进行电压转换。方法是先用电压转换器件 ＡＭＳ１Ｕ７—３．３将＋５Ｖ电压转换成十３．３Ｖ，然后通 过电压转换器件ＡＭＳ１】１７—１．５将＋３．３ Ｖ电压转 换成十１．５ Ｖ。通过ＤＣ—ＤＣ模块将十５ Ｖ电压转换 成＋１５、＋１５ Ｖ电压。电源转换图如图７所示。 Ｈ 图７电源转换图 ２测试结果 厂一ｎ“也Ｌ ｍ ～Ｕ厂Ｌ● 通过ＵＳＢ向接口通信模块传送的数据包括控 制指令和测试数据。经ＪＴＡＧ端口，使用Ｑｕａｒｔｕｓ ⅡＳｉｇｎａｌＴａｐⅡ逻辑分析仪测得总线接口时序如图 ８所示，完全符合ＡＲＩＮＣ４２９总线时序要求。 ０ ｔ２ ６４ ９６ ｌ２８ １ ｌ９２ ２２４ 、 、 ，ｎ 图８发送通道接口模块时序图 ３ 结束语 基于ＵＳＢ的总线通信模块采用ＦＰＧＡ技术， 自主设计并实现了ＡＲＩＮＣ４２９总线协议，并用ＵＳＢ 接口代替了ＰＣＩ、ＩＳＡ接口与ＰＣ机通信，使得该接 口模块具有通用性强、配置灵活、携带方便等优点， 可扩充到４发４收８个通道，为实现符合 ＡＲＩＮｃ４２９总线规范的机载设备的通信提供硬件基 础。经有关部门测试结果表明，基于ＵＳＢ接口的总 线通信模块不仅满足机载设备的通信要求，也可以 满足航空应用环境和可靠性要求。 参考文献： ［１］ ＡＲＩＮＣ４２９ ＰＲ０Ｔ０ｃ０Ｌ ＴＵＴ０ＲＩＡＬ Ｅｓ］．Ｃｏｎｄｏｒ Ｅｎｇｉｎｅｅｒｉｎｇ Ｉｎｃ，２００４． ［２］ 钱 峰．ＥＺ ＵＳＢ ＦＸ２单片机原理、编程及应用 ［Ｍ］．北京：北京航空航天大学出版社，２００６． ［３］ 刘 安，王 勇，李赞平．多通道俄制军用串行总线 ＦＰＧＡ的ＩＰ核设计［Ｊ］．电光与控制，２００７，１４（３）： ］０７一】］］．
